

Название вакансии: **Разработчик логических функций ПЛИС**

Наименование работодателя: **АО «ГРАНИТ-ВТ»**



Вид деятельности работодателя: Акционерное общество «ГРАНИТ-ВТ» специализируется на разработке и производстве вычислительных и периферийных электронных модулей и систем на их основе. Основной сферой применения нашей продукции являются автоматические и автоматизированные системы управления подвижными объектами, промышленные системы управления и сбора данных, а также другие системы, работающие в сложных условиях эксплуатации.

Адрес сайта: www.granit-vt.ru

Адрес: Греческий проспект, 31

Требуемый опыт работы:

без опыта

Тип занятости:

8-часовой рабочий день / **гибкий график от 20 часов в неделю для студентов**

Подходящие специальности:

Факультет инфокоммуникационных сетей и систем (ИКСС)

Обязанности:

1. Разработка и сопровождение проектов на ПЛИС ALTERA (Verilog, VHDL, AHDL).
2. Разработка ip ядер (логических функций) для цифровых блоков, построенных на ПЛИС Altera, КТЦ Электроника, Gowin (Китай). Поиск и апробирование новых вариантов реализации функционала модулей с помощью ПЛИС. Достаточно много проектов с которыми придётся работать в первое время построены на связках NIOS + Ethernet, RISC ЦПУ + шина VME.
3. Разработка электронных схем отказоустойчивых модулей для тяжелых условий эксплуатации в среде Orcad (ЦПУ, ПЛИС, высокоскоростные интерфейсы, параллельные шины, АЦП, ЦАП, релейные схемы). Разработка требований к трассировке печатной платы. Выбор ЭРИ импортного и российского производства.
4. Разработка контрольного оборудования для изготовления электронной аппаратуры (стендов), выбор измерительного оборудования.
5. Проведение опытной отработки аппаратуры и проведение испытаний разработанных изделий, передача в производство, сопровождение процесса производства.
6. Разработка конструкторской и программной документации в соответствии с ГОСТ РВ. Выпуск документации в системе электронного документооборота и разработка с использованием Gitlab.

Требования:

1. Высшее техническое образование / студент(-ка) 4-6 курса технического вуза.
2. Знание одного из языков описания логических функций ПЛИС Verilog, VHDL, AHDL.
3. Знание основ цифровой и аналоговой схемотехники.

4. Уверенное владение английским (для чтения технической документации).
5. Обучаемость и желание учиться

Условия:

1. Оформление по ТК РФ.
2. 8-часовой рабочий день / гибкий график от 20 часов в неделю для студентов.
3. ДМС.
4. Электронный документооборот.
5. Оплата спортивных занятий.
6. Офис в центре Санкт-Петербурга – Греческий проспект, 31 (10 минут от м. Чернышевская).

Куда направлять резюме: aoi@granit-vt.ru